1/5/11
DIALOG(R)File 347:JAPIO
(c) 2004 JPO & JAPIO. All rts. reserv.

03238649 **Image available**
SEMICONDUCTOR STORAGE DEVICE

BEST AVAILABLE COPY

PUB. NO.: 02-214149 [J P 2214149 A] PUBLISHED: August 27, 1990 (19900827)

INVENTOR(s): KITSUKAWA GORO HONMA NORIYUKI

ITO KIYOO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 01-033573 [JP 8933573] FILED: February 15, 1989 (19890215)

INTL CLASS: [5] H01L-027/04; H01L-027/10; H01L-027/10

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 45.2

(INFORMATION PROCESSING -- Memory Units)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 1000, Vol. 14, No. 515, Pg. 7,

November 13, 1990 (19901113)

ABSTRACT

PURPOSE: To stabilize stored information in a memory cell by a method wherein a voltage which is higher than an external power-supply voltage is generated by using a high-voltage generation circuit installed inside a chip and the voltage is applied to the memory cell.

CONSTITUTION: A high-voltage generation circuit HVG is installed on a semiconductor chipoidentical to a static memory; an output voltage which is higher than a power-supply voltage is generated; this output voltage is applied to one or both of holding-current supply terminals HP, LP of a memory cell array CA. For the high-voltage generation circuit HVG, a so-called charge-pumping booster circuit which applies a pulse signal to a circuit in which a capacitor and a diode have been combined may be used. This high voltage is not prescribed by an external power-supply voltage; an arbitrary voltage can be generated according to a constitution of the high-voltage generation circuit. Thereby, it is possible to obtain the static memory which is hardly dependent on an operating condition such as the external power-supply voltage, a temperature or the like and which stores information stably.

⑩ 日本国特許庁(JP)

① 特許出願公開

@ 公開特許公報(A) 平2-214149

®Int. Cl. 5 H 01 L 27/04 27/10 識別記号

庁内整理番号

❸公開 平成 2年(1990) 8月27日

G 4 6 1 4 8 1

7514-5F 8624-5F 8624-5F

審査請求 未請求 請求項の数 5 (全9頁)

図発明の名称 半導体記憶装置

②特 願 平1-33573

@出 願 平1(1989)2月15日

@発明者 橘川 五郎

東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製作所中央研究所内

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

@発明者伊藤 清男

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑪出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台 4 丁目 6 番地

四代 理 人 弁理士 小川 勝男

外1名

明 細 書

1 , 発明の名称 半導体記憶装置

- 2. 特許請求の範囲
 - 1. メモリセルの情報保持電流供給菓子の少なく とも1部に、チップに供給した正側電源電圧よ り高い栽圧、もしくは負倒電源電圧より低い栽 圧を、チップ内に設けた高電圧発生回路を用い て印加することを特徴とする半導体記憶装置。
 - 2. 該高電圧または該低電圧がチップに供給した 電源電圧にほぼ依存しない電圧であることを特 徴とする特許請求範囲第1項記載の半導体記憶 装置。
 - 3. 同一チップ内に、チップに印加した正例電源 電圧より高い電圧、もしくは負例電源電圧より 低い電圧を発生するための高電圧発生回路を有 するスタティックメモリ。
 - 4. 電池パックアップ時はチップに印加した正例 電源電圧より高い電圧、もしくは負偶電源電圧 より低い電圧を、メモリセルの情報保持電流供

始端子の少なくとも 1 部に 印加したスタティックメモリ。

- 5. メモリセルへの印加電圧の少なくとも1部に、 周辺回路へ印加する正例電源電圧より高い電圧、 もしくは負別電源電圧より低い電圧を用いることを特徴とするスタティックメモリ。
- 3. 発明の詳細な説明

【産業上の利用分野】

本発明は半導体記憶装置に関わり、特にスタティックメモリの情報保持特性の安定化のための回 銘に関する。

【従来の技術】

第2回はアイエスエスシーシー ダイジェスト・オブ・テクニカル・ペーパーズ(ISSCC Digest of Teahnical Papers),pp.236~237,Feb.1980に記載された従来のCMOSスタティックメモリのメモリセルまわりの回路である。

この図で破線で囲んで示した Cii、 Cii、 Cai、 Caiがメモリセルであり、同様に破線で囲んで示

特開平2-214149(2)

したCAはn行×m列のメモリセルよりなるメモリセルアレーである。各メモリセルは4個のnMOSトランジスタMin、Min、Min、Min、Minと2個の高低抗RHi、RHiを特用MOSトランジスタ Min、Minは互いのゲート、ドレインを交換接続し高低抗RHi、RHiに接続する。 現択用MOSトランジスタ Min、Minはメモリセルとデータ線 Di、 Diとのあいだで信号の役分を行うためにある。

W D、~ W D。は行デコーダ・ワードドライバであり、W、~ W。がワード線である。 M、、、 M、。は各データ線対の負荷抵抗であり、 M、、、 M、。は列退択用MOSトランジスタである。 Y S、~ Y S。は列退択信号線であり、C D、 C D は共通データ線である。

ワード線W、が選択状態(W、:High)、W。~W。が非選択状態(W、~Wn:Low)とする。この時ワード線W、に接続されるメモリセルC、、~C、。が選択され、各メモリセルの情報に応じて各データ線の一方からメモリセルに向かって統出

[発明が解決しようとする課題]

上記從来回路では、非選択時のメモリセルの保 投電圧Vn≡ Vc, - Vc。は電源電圧 Vccとなる。 通常、メモリセルアレーと周辺回路にはជ源電圧 Vccとして5V程度を印加して動作させるが、你 意時、あるいはこのメモリを用いた装置を携帯時 に、このメモリの記憶情報を危池でパックアップ する協合が生じるので、メモリセルアレーにはな 池から必要な選圧を印加し記憶情報を保持する。 この場合別ソフトエラー特性など記憶情報の安定 性を推持するには電池を多数准列接続してメモリ セルの保持電圧を上げるか、あるいはメモリセル の内部ノードに静健容量を付加しメモリセル内部 ノードの整積ជ荷を増加する必要がある。前者の 場合、電池の数が増加しユーザの負担が増える。 また後者の場合はプロセスの工程が増したりセル 面積が増加し製造コストが増加する。

第3回は別のスタティックメモリの従来例である。これは応用物理学会主催の1984年国際固体表子・材料コンファレンスのダイジェスト・オ

し程液が流れ、各データ線対には設出し信号電圧を生じる。YS。が選択状態の時、D、 D.の統出し信号電圧が共通データ線対CD、 CD に伝わり、後段回路を動作させる。雷込み時は、雷込みたい情報を共通データ線対CD、 CD から選択データ線対D、 D.に送り選択メモリセルの電子に対して対象がである。通常HPには低電流供給電子である。通常HPには低電温電圧Vccを、LPには負債電温電圧 Vss (GND)を印加する。

RH1、RH2は数百半ガΩ程度の高低抗なので情報保持時には微小電流しか流れない、メモリセル非遺択時のM11、M12のドレイン電位のうち高低位 V c. 、低電位 V c. は各々 V cc、 V s s となる。メモリセル選択時には V c. は V c cのままであるが、V c。はデータ線から読出し電流が流れ込むので V s s より上昇する。

ここで着目すべき点はこの回路構成では強子 H Pにはメモリセル選択時、非選択時ともに微小発 液しか流れないことである。

ブ・テクニカル・ペーパーズ pp. 233~2 36に記載されたBiCMOSメモリセルとバイ ポーラのワードドライバを組合せたスタティック メモリの回路例である。

しかしこのワードドライバを用いるとワード線信号の透択時の高度位はー2VBEであり、非遺択時の低位位はさらにこれより1V程度低い。したがってメモリセルの非遺択時の保持電圧はVEE=
-5.2 Vとしても2.5 V(≒5.2-2 VBE

特別平2-214149(3)

- 1、) 程度に低下し、先に述べた耐ソフトエラー 特性などの記憶安定性が通常動作時においてさえ 劣化する。

第4回はスタティックメモリの保持電圧Vxとソフトエラー特性の関係の例である。Vxの1Vの変化に対しソフトエラー単は約2桁変化する。したがって記憶安定性を高めるためにはVnを高めることが必要である。

本売明の目的は、外部電源電圧あるいは温度などの動作条件に依存しにくく、安定に情報を記憶するスタティックメモリを提供することにある。 (課題を解決するための手段)

上記の目的は、スタティックメモリと同一半導体チップ上に高電圧発生回路を設け、電気圧を発生させ、電気圧上にいまる。この出力でレーの保持電波供給溶子(HP、にア)の一方または両方に印加することにより違ってきる。高電圧発生回路は送するようなである。ダイオードを組合せた回路にパルス信息路を印加するいわゆるチャージボンブ形の昇圧回路を

のHVGの出力電圧VSTHはVccより高い電圧であり、これをCAの一方の保持電流供給電子HPに印加する。CAの他方の保持電流供給電子LPにはVssを印加する。ここで保持電流供給電子HP、LPの位置は第2図、第3図に示したものと同じであり、さらにあとで第6図のメモリセル回路にもHP、LP端子を示す。

 用いればよい。この出力就圧は、さらに温度および外部電源電圧による変動を補償する手段を設けることにより安定化することもできる。

【作用】

本構成によれば、上記高電圧は外部電源電圧に 体別されることがなく、高電圧発生回路の構成に より任意の電圧を発生できるので、スタティック メモリの記憶安定性あるいは動作速度の観点から 最適の電圧に選ぶことができる。

(实施例)

以下本発明を実施例を用いて詳しく説明する。 第1回は本発明のチップ構成を示す第1の実施 例である。ここでCAはメモリセルアレーでPC は入力バッファ、デコーダ、センス回路、出力パッファ等の周辺回路、HVGは高電圧発生回路を示す。外部電源電圧Vcc、Vssは例えば各々5V、0VでありPC、HVG回路はこの電圧で動作させる。

本発明ではHVGにより外部電源電圧Vcoより高いか、Vssより低い電圧を発生する。第1回で

たこの V STHをワードドライバにも供給し高いワード線電圧でメモリセルを配動し読出し、書き込み速度を速めることも可能である。

さらに囃子しPにVstlを印加すると映出し速 皮の高速化にも有効である。すなわち第3回のメ モリセルを構成するPMOSトランジスタのソー

特開平2-214149(4)

ス・ゲート間電圧が増すのでワード線を立ちあげたときのベース電流が増しエミッタフォロワの高速化につながる。また入出力端子のアンダシュート特性を改善するためチップ基板に負の基板電圧を印加する場合には、VSTLを基板電圧と共用することも可能である。

第6図(a)~(c)はさまざまなメモリセルに本発明を適用した実施例である。また第7回にはこれらのメモリセルを駆動するためのワードドライバの例としてCMOS、BiCMOSドライバを示した。ワードドライバには第3回のようなバイポーラ回路を用いてもよい。

第6図(a)は第2図の従来回路に用いた高抵抗負荷形メモリセルであり、本発明では焼子HPにはVstHを、端子LPにはVssを印加する。ワード線Wにはワードドライバからのパルス電圧を印加する。

周図(b)は6MOS形メモリセルであり、同図 (a) と同様な電圧を印加する。 (b) の保持電流は (a) よりさらに少ないため高電圧発生回

圧発生回路の電洗供給能力は小さくて済む (この点は検述する第6図 (d). (e)の実施例でも 間様)。

Varle外部印加電圧Vasより低くすれば先に述べたようにメモリセルの保持電圧Vnを高めることによる記憶情報の安定化と、メモリセル内PMOSトランジスタのソース・ゲート間電圧増加による流出し高速化に寄与できる。

第6図(d)は第3図の従来例で用いたBiCMOSメモリセルであり第6図(c)と同様に端子LPに高健圧発生回路からの低電圧Vstlを印加する。

第6図(e)はダイオード結合形CMOSメモリセルでありやはり増子しPに高電圧発生回路の出力電圧Vstlを印加する。Vstlを外部印加電圧Vssより低くすれば先に述べたようにメモリセルの保持電圧を高めることによる記憶情報の安定化と、pMOSトランジスタのソース・ゲート間電圧増加による読出し高速化に寄与できる。

以上の第6図(c)~(e)に示した実施例は、

路の電流供給能力はさらに小さくてもよい。

同図(c)は高低抗、PMOSトランジスタ、 パイポーラトランジスタからなるBiCMOSメ モリセルであり始子しPにVssより低い電圧Vst Lを印加する。ワード線Wが端子HPを兼ねる。 保持電流はワード線からメモリセルを通り端子し Pに流れる。ワード線の非選択時にはワード線電 位は低い。

例えば第7図(a)、(b)のようなワードドライバを用いた時ワード線の低低位はほぼ食側電源電圧 Vssとなるので菓子LPに Vssより低い電圧を印加する必要がある。また、たとえ第3図のようなパイポーラワードドライバを用いたとしても、ワード線の低電位は Vccより低いので、 Vssとの電位差が小さくなる。 そこで菓子LPに Vssより低い電圧 Vsruを印加し、メモリセルの保持電圧を増加させることが出来る。

なお第6図(c)のメモリセルでは、ワード線の選択時および非選択時とも、蝎子LPに流れる 電流は小さいので、Varuを発生するための高電

いずれもワード線が保持電流供給端子HPを兼ねるメモリセル回路形式であるので、ワード線の電位により保持電圧が変化する。特にワード線非遺択時にはワード線電位が低下するので保持電圧が低下する。こうした時本発明の効果は大きい。

第8図(a)~(c)は第6図の一速のメモリセルに供給する電位関係を示すものである。

第8回(a)はメモリセルの粒子HPにVccより高い花圧Vsthを、端子LPにはVssを印加する場合である。同回(b)はメモリセルの端子HPにはVccを、端子LPにはVshより低い電圧Vstlを印加する場合である。同回(c)は始子HP、LPともに高電圧Vsth、低電圧Vstlを印加する場合である。この第8回(c)の電位関係も第6回(a)、(b)のメモリセルに用いることができる。但しワード線選択時に、端子LPから比較的大きな電流が流れ出すのでVstlが変動する可能性があるのでVstl発生回路の電流供給他力を増加させる必要がある。

次に高電圧Varn現生回路、低電圧Varu現生回

特周平2-214149(5)

路の具体的な構成例について述べる。

第9回が高電圧VSTN発生回路である。この回路はよく知られたチャージポンプ形の昇圧回路である。OSCはリングオシレータ等で作る。 中oscはその出力パルスである。 中oscの振幅はVccまたはそれ以下である。

破線内の回路ブロックが k、(k₁=0、1、2
 ……) 段あり、 Фоscの扱幅が V ccであり、 M O
 S ダイオードのスレッショルド電圧を V いとすると、出力電圧 V st h は 理想的には

(k, + 2) x (Vcc - Vin)

第10図が低電圧 V STL 発生回路である。この

V stlが負荷電流の変化によっては変動しないようにすることもできる。

以上に述べた高電圧 V STN 発生回路、低電圧 V STN 発生回路ではメモリの外部印加電圧 V CC が変化するとこれに応じて V STH、 V STL は変化してまう。 V CC が高くなりあまりにも高い電圧がメモリセルの構成祭子の耐によるとメモリモルの信頼性を損なることを助ぐための一つの方法は高にと死がある。これを助ぐための一つの方法は高にと死を固路の出力にクランプ回路を付加することである。第11回はクランプ回路の構成例である。

同図(a)はm、個のMOSダイオードでVSTHをクランプするものでVSTHはm、XVにより高くならない。ダイオードにはパイポーラダイオードをもちいてもよい。

周囡(b)はパイポーラトランジスタと抵抗で クランプ回路を構成したものでVsthは($1+R_s$ $/R_s$) $\times Vse$ より高くならない。

岡園 (c) はジェナーダイオードを用いたクランプ回路でツェナーダイオードのオン電圧 Vzと

回路もチャージポンプ形の昇圧回路である。

破線内の回路プロックがk。段(k。 = 0 、 1 、 2 … …)とすると、この回路の出力電圧 V s τ L は 、

(k,+1) × (Vis-Vcc) + Vis となる。たとえば Vcc = 5 V 、 Vis = 0 。 6 V 、 k, = 0 とすると Vstl = -3 . 8 V が得られる。また Vcc = 1 . 5 V 、 Vis = 0 . 6 V 、 k, = 3 とすると Vstl = -3 . 0 V が得られる。変際には昇圧回路の効率が 1 0 0 % ではないので Vstl は高くなる。しかし回路ブロックの段数 k,を透当に遠べば Vssより低い任意の電圧値を得ることができる。

以上に述べた第9回、第10回は高電圧Vath 発生回路、低電圧Vatu発生回路のほんの1例で ありこの値にさまざまのチャージポンプ回路があ る。また特願昭60-161467に記載される ように、メモリの特徴時と動作時で会荷電流観動 能力を変化させ、特徴時には低電力で高電圧Vat nあるいはVatuを発生し、動作時には驅動館力を あげることにより高電圧Vath、あるいは低電圧

すると V s t H は V z より高くならない。

これらの回路を用いればVathが一定値以上にならないようにすることができるが、高電圧発生回路は動作し続けるのでその消費電流がむだになる。そこでVathが一定値を超えると高電圧発生回路のチャージポンピング動作を停止させる方法が考えられる。

第12回はこのためのOSC発生回路の構成例であり、この出力Φoscを第9図あるいは第10回のように高電圧発生回路に供給する。第12回でVrezは基準電圧である。VstmがVrez + V tm + 2 Vseより高くなるとリングオシレータの発復ループを断ち切り、リングオシレータとチャージポンピング回路の電流消費をおさえる。VstmがVrez + V tm + 2 Vseより低くなると再びリングオシレータが発掘しチャージポンピング回路を動作させVstmを昇圧する。したがってVstmはVrez + V tm + 2 Vseの電位に存ち着く(Vseはパイポーラダイオードのペースエミッタ間電圧、Vtm + 2 Vseのスレッショルド電圧)。なお検出回

特開平2-214149(6)

路の構成、あるいはVrozの電位変更により任意 のVstrの電位を発生することができることは明 らかである。

次に本格明を電池パックアップ動作のスタティックメモリに適用し、電池からの供給電圧より高い電圧をメモリセルに印加する例を示す。電池の電圧は通常1.2~1.5 Vと低いので従来はこれを複数個直列に接続して使用していたが本発明により1個の電池で情報保持させることができる。

第13回がその実施例である。本実施例では通用
常動作時、電池パックアップ動作時ともに高電圧
発生回路HVGの出力電圧Vsikをメモリセルに
印加する。ここでVcrは通常動作時の外部電池で
圧、Vcsは補助用電源電圧である。 D.、 D. は耐電では
の正側電源電圧である。 通常動作時はで
のよ用ダイオードである。 通常動作時はでり
のより、Vcsをので D. がオン、 D. がオフとなりで
の路 P C と 高電圧発生回路HVGがVcr あるいはV
cr が低下したときVcr <Vcs となるので D、がオ

通常動作時はメモリセルの親子HPにVccからダイオードD、による電位降下した電位VccーVaeをそのまま印加し、電池バックアップ時は補助用電源電圧VcaからHVG回路によりVstmを作り端子HPにVstmーVseを印加する。こうしてたとえVcaが低くてもこれより高いVstmを作り、メモリセルの安定動作に必要な保持電圧Vxを確保することができる。

以上の実施例では本発明をスタティックメモリに適用した場合を示してきた。しかし場合にメリコウスをリリのの、メモリリ(DRAM、ROM等)、論理回路、マイクロコンピュータ等を有する場合がある。こうした場合にも、スタティックメモリの部分には本発明をそのまま適用することができる。

また実施例ではTTLインタフェースを想定して説明したが、ECLインタフェースにも容易に 応用することができる。この場合は、実施例中の VccをGNDに、VssをVee(≒-5。2 Vある いは-4。5 V)に置き換えればよい。 フ、D:がオンとなり周辺回路PCはもはや動作せず、高電圧発生回路HVGはVcs基準で動作しVsTH電位を発生する。第11回、第12回で述べた手段を用いればVcr、Vcaの如何にかかかわらずVsTH電位は一定にできる。

第14図は電池パックアップ動作のスタティックメモリに適用した別の実施例である。第13回と異なる点は、本実施例では電池パックアップ時のみ高程圧発生回路HVOを動作させ、通常動作はHVGを動作させずVccを増子HPにはかけることである。このためにHVG回路はVccがあるには動作しないようにしておくか、あり低くしておく。こうして通常動作時のVccよりをいるまりにはVcc基準の電圧を印加するとともに、HVGの動作を停止させ、無駄な消費電力の発生を防ぐものである。

この時のメモリセルへの印加電圧例を第15回に示した。同回(a)は通常動作時、(b)は進 激パックアップ時である。

【発明の効果】

本発明によればチャンでははけれるなど、 なにより外のでは、 のでは、 ので

4. 図面の簡単な説明

第1回は本発明の一実施例のチップ機成を示す 模式的平面図、第2回、第3回は従来例の回路図、 第4回はスタティックメモリのソフトエラー新性 の一例を示す特性図、第5回は本発明の別の実施 例のチップ構成を示す模式的平面図、第6回は種

特開平2-214149(7)


メモリセル負債保持電流供給竣子、W…ワード線、 D D…データ線


代理人 弁理士 小川 唐男

々のメモリセルへの本発明の適用実施例を示す回路の、第7回は気知のワードドライバの一例を示す回路の、第8回は本発明の実施例によるメリセルへの印加電圧をおの実施例を示す回路の、第10回路の構成例を示す回路の、第12回路の乗りのが表現回路のである。第14回の実施例のメモリセルへの印加電圧を示す電位回である。


符号の説明

CA…メモリセルアレー、PC…周辺回路、HVG…高電圧発生回路、Vath…高電圧、Vatl…低電圧、Vcs…メモリセル内高位側ゲート電圧Vco …メモリセル内低位側ゲート電圧Vn …メモリセル保持電圧、Vn = Vcs - Vco Vcc…チップ印加 正側電源電圧、Vss…チップ印加負側電源電圧、Vco …動作時用電源電圧、Vca…補助用電源電圧、HP…メモリセル正側保持電流供給輪子、LP…






特閒平2-214149 (8)




第 15 图


HP VSTH-VBI


(**Q**)





特開平2-214149(9)





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER: _

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.